TrendForceの最新調査によると、2025年後半からスマートフォン市場はメモリ供給不足と価格上昇により端末価格の急騰と需要の低迷を経験するとされています。 ブランドは2026年第1四半期の生産計画を大幅に減らしていませんが、コスト圧力により第2四半期以降の生産成績は大幅に低下すると予想されています。 ブランドは展望に保守的で、年間目標を部分的に引き下げていますが、将来のコスト増加や供給不足を避けるため、メモリ調達における「リソースのロックイン」を依然として優先しています。 一部の主要ブランドは、2025年末のスプリント出荷の影響、中国からの補助金の希薄化、新造機の価格調整の影響で在庫を徐々に増やしています。 小売分散化がうまくいかなければ、2026年第1四半期末から生産が事前に収束される可能性も否定できません。 2026年前半は重要な調整期間であり、ブランドは価格上昇の圧力を仕様の最適化と価格リセットで消化し、主な生産調整は第2四半期から第3四半期に下がります。 経済の低迷、保守的な消費、メモリ価格の継続的な上昇のもと、TrendForceは2026年の携帯電話総生産量の前年比減少率を当初の2%から7%に拡大しました。

おはようございます！ 1/9 外国ニュースの総合編集 - 6515 英威:アメリカのアップグレード目標 米国の証券会社は、InWinsvilleのTAM拡大が既存の米国AI GPUおよびAI ASIC顧客のSLT市場への参入によるものであると指摘しました(~SLTのTAMはFTの4〜5倍です)。 MEMSプローブカードの取引量が増加することに加え、ドルの取引量も増加しています。 証券会社は、昨年の36%増加を基に、今年は前年比で66%、来年は30%の収益増加が見込まれると推定しています。 それに伴い、証券会社は今年と来年のEPSを91ドル/131ドルに引き上げ、来年のPE評価を34倍にし、同時に目標も引き上げました。 - 光トランシーバー市場見通し:米国システム上方修正 米国の証券会社は、800Gが大規模データセンターの主流仕様となっていると見ており、今年から1.6Tが大幅に増額され、来年には3.2Tが導入されると予想されています。 その中でも、ASIC AIサーバーの拡張は、単一チップの計算能力の制限を補うために、タスク負荷に対応するためにネットワーク機能により依存する必要があるため、数量と品質の向上に寄与します。 そのため、証券会社はGoogleとMetaが高速接続(800G+)の拡大により積極的であり、Googleは昨年1.6Tに切り替え、MetaはGPUサーバーよりもASICあたりの光トランシーバー数を多く使用すると見ています。 Nvidia GB200はGPU層で400G、リーフ、スパイン、コア層で800Gを使用しています。 GB300はGPU層で800G、リーフ層とスパイン層で1.6Tを使用しています。 RubinとRubin Ultraはさらに1.6Tおよび3.2Tにアップグレードされる予定です。 証券会社は報道の中で台湾の連雅工場と新新工場に対して前向きな見通しを維持しています。 その他の肯定的な観察には、InnoLight、Optolink、Tianfu Communications、Ruijie Networkがあります。 - NVL72 総括: 昨年12月に各工場から出荷されたGB200/300 NVL72の出荷量は以下の通りです。 *クアンタは昨年12月に1,600〜1,700コンテナを出荷し、2025年には約6,100コンテナを出荷しました。 *ウィストロンは昨年12月に800〜900コンテナを出荷し、2025年には約5,700コンテナを出荷しました。 ウィウィンを含めると、ウィストロングループは合計約6,300個のコンテナを出荷します。 *ホンハイは昨年12月に約2,800GB200コンテナを出荷し、2025年には約14,700コンテナを出荷しました。 まとめると、年間通じたGB200/300のキャビネット出荷量は約290万コンテナに達し、予想を上回りました。証券会社は今年後半も好調な年になると見込み、約700万〜800万コンテナの納入が見込まれています。 - 6669 ウィウィン:アメリカの目標増加 上記を踏まえて、米国の主要銀行はWiwynnが今年AWS T3を完全にサポートし、UBB、取引所パレット、コンピューティングパレット、FCLをカバーすると見積もっています。 さらに、一般サーバーは今年も引き続き好調で、前年比で20%の増加が見込まれています。 証券会社は25〜27年間のEPSを275.1ドル/319ドル/381.7ドルに引き上げ、2H26〜1H27の15.4倍のPEレーティングと同時に目標額を引き上げました。 #下次會考

インテルは最初に明確に分解チップレット設計を採用した企業であり、AIおよび高性能計算用のPonte Vecchio計算GPUは47チップを統合しており、これはマルチチップ設計の中で最も多くのタイル数の記録を保持しています。 しかし、Intel Foundryはより過激な解決策を構想しています。少なくとも16台のコンピューティングデバイスを統合可能で、8基のベースダイに分散し、24のHBM5メモリスタックを搭載し、総面積は現行最大のAIチップの12倍(レティクルサイズ計算は12倍、TSMCの計画9.5倍)を上回るものだ。 これらの計算要素は、18A-PTプロセス(1.8nmグレード、性能向上型、シリコン穿孔TSVおよび背面電源技術)を用いた8基のベースダイ上に配置されています。これらのベースダイは単独で追加の計算処理を行うか、Intelが実証したようにメイン計算ダイの上位層をサポートする大量のSRAMキャッシュを搭載できます。 ベースダイと上部の計算タイルはFoveros Direct 3D技術で接続されており、超高密度(10μm未満)の銅対銅ハイブリッドボンディングを用いて最大帯域幅と電力伝送を実現します。 Foveros Direct 3Dは現在、Intel Foundryのパッケージング技術の頂点であり、非常に精密なデザインを披露しています。 ベースダイ間の横方向(2.5D)インターコネクトは、EMIB-T(TSVを備えた組み込みマルチダイインターコネクトブリッジ)のアップグレード版を使用し、上層にUCIe-Aインターフェースを備え、I/Oダイ(18A-Pプロセス、1.8nmレベルの性能向上バージョンを使用)、カスタムベースダイを接続し、最大24のHBM5メモリスタックをサポートします。 なお、IntelはJEDEC標準のHBM5スタックや業界標準インターフェースを用いる代わりに、カスタマイズされたHBM5モジュールを接続するためにEMIB-TをUCIe-Aと組み合わせることを提案しており、これによりより高い性能と容量を実現できる可能性があります。 もちろん、これはコンセプトデモンストレーションであるため、カスタムHBM5の使用は必須設計ではなく、インテルもそのようなコンポーネントを統合できることを示すためです。 パッケージ全体にはPCIe 7.0、光エンジン、非コヒーレントファブリック、224G SerDes、独自のアクセラレータ(セキュリティ関連機能など)、さらにはDRAM容量を増やすための追加LPDDR5Xメモリも搭載可能です。 Intel FoundryのXに関する動画では、2つのコンセプトデザインが示されています。1つは「中型」設計(4つのコンピュートタイル+12個のHBM)、もう1つは「エクストリーム」設計(16タイル+24個のHBM5スタック)で、この記事は後者に焦点を当てています。 中型設計でさえ、今日の基準ではかなり進んでおり、インテルは今やそれらを製造できます。 極端な概念設計については、今10年の終わり(2020年代後半)まで実現可能ではないかもしれません。インテルはFoveros Direct 3Dパッケージング技術や18Aおよび14Aのプロセスノードを改善する必要があります。 もしインテルが数年以内にこの極端なパッケージングを実現できれば、同様の技術を計画し、2027年から2028年頃に一部の顧客がウェハーサイズレベルの統合ソリューションを採用すると予想しているTSMCと肩を並べることになります。 短期間で極端な設計を実現することはインテルにとって大きな課題です。なぜなら、これらの部品がマザーボードにはんだ付けされた際に反りが生じないようにし、長時間の高負荷加熱後でも変形の量を極めて厳密な公差内で制御しなければならないからです。 さらに、インテル(および業界全体)は、最大10,296 mm²(スマホほどの大きさ)のシリコン面積を持つこの巨大なプロセッサを、より大きなパッケージサイズで駆動・冷却する方法を学ばなければなりません。これはまた別の話です。