De acordo com a mais recente pesquisa da TrendForce, a partir do segundo semestre de 2025, o mercado de smartphones enfrentará um aperto na oferta de memória e um aumento acentuado nos preços, resultando em um aumento nos preços finais e uma demanda fraca. Embora as marcas ainda não tenham reduzido significativamente os planos de produção para o primeiro trimestre de 2026, espera-se que a produção comece a enfraquecer significativamente a partir do segundo trimestre devido à pressão dos custos. Apesar de as marcas serem cautelosas em relação ao futuro e algumas já terem reduzido suas metas anuais, ainda priorizam "trancar recursos" na aquisição de memória, para evitar custos mais altos ou uma oferta ainda mais apertada no futuro. Algumas marcas líderes, devido ao impulso de envio no final de 2025, à diminuição dos subsídios na China e ao impacto da reavaliação de novos modelos, já aumentaram gradualmente seus estoques. Se a liquidação no varejo não for satisfatória, não se pode descartar uma redução antecipada na produção a partir do final do primeiro trimestre de 2026. O primeiro semestre de 2026 será um período crítico de ajuste, onde as marcas buscarão otimizar especificações e redefinir preços para absorver a pressão do aumento de preços, com os principais ajustes de produção ocorrendo do segundo ao terceiro trimestre. Com a economia fraca, o consumo conservador e a continuação do aumento dos preços da memória, a TrendForce ampliou a previsão de queda na produção total de smartphones em 2026 de 2% para 7%. Se haverá uma nova revisão para baixo dependerá da tendência dos preços da memória e da aceitação do mercado em relação ao aumento de preços.

Bom dia! 1/9 Resumo de notícias internacionais - 6515 Yung Wai: Corretores americanos aumentam o alvo Corretores americanos observam que, devido à Yung Wai entrar no mercado SLT com clientes existentes de AI GPU e AI ASIC nos EUA, o TAM (Total Addressable Market) se expandiu significativamente (~o TAM do SLT é 4-5 vezes o da FT). Além disso, o negócio de cartões de sonda MEMS está apresentando um forte aumento, e o conteúdo em dólar também aumentou. Os corretores estimam que a receita, com um crescimento anual de 36% no ano passado, poderá crescer mais 66% este ano e mais 30% no próximo ano. Com isso, os corretores revisaram para cima o EPS deste e do próximo ano para $91/$131, atribuindo uma avaliação de 34xPE para o próximo ano e aumentando o alvo. - Perspectivas do mercado de transceptores ópticos: Corretores americanos revisam para cima Corretores americanos acreditam que 800G se tornou a especificação principal para grandes centros de dados, prevendo que 1.6T começará a ser amplamente utilizado a partir deste ano, enquanto 3.2T será introduzido no próximo ano. Observa-se que a expansão dos servidores ASIC AI ajuda a melhorar tanto a quantidade quanto a qualidade, pois os chips ASIC precisam depender mais da capacidade de rede para atender à carga de trabalho, compensando as limitações de poder computacional de um único chip. Assim, os corretores notaram que Google e Meta estão se expandindo mais ativamente em conexões de alta velocidade (800G+), com o Google já tendo mudado para 1.6T no ano passado, enquanto a Meta prevê que o número de transceptores ópticos usados por cada ASIC será maior do que em servidores GPU. Quanto à Nvidia GB200, ela usa 400G na camada GPU e 800G nas camadas leaf, spine e core; a GB300 usa 800G na camada GPU e 1.6T nas camadas leaf e spine; esperamos que Rubin e Rubin Ultra sejam atualizados para 1.6T e 3.2T. Os corretores mantêm uma perspectiva positiva sobre as empresas taiwanesas Unimicron e QCT. Outras observações positivas incluem InnoLight, Optolink, Tianfu Communication e Ruijie Networks. - Recapitulação do NVL72: Grandes bancos americanos compilaram os volumes de envio do GB200/300 NVL72 em dezembro do ano passado: * Quanta enviou 1.600–1.700 gabinetes em dezembro do ano passado, com cerca de 6.100 gabinetes para todo o ano de 2025. * Wistron enviou 800–900 gabinetes em dezembro do ano passado, com cerca de 5.700 gabinetes para todo o ano de 2025; se incluir a Wistron, o grupo Wistron totaliza cerca de 6.300 gabinetes. * Foxconn enviou cerca de 2.800 gabinetes GB200 em dezembro do ano passado, com cerca de 14.700 gabinetes para todo o ano de 2025. Em resumo, o envio total de gabinetes GB200/300 atingiu cerca de 29.000 gabinetes, superando as expectativas, e os corretores mantêm a expectativa de que a segunda metade deste ano também será um ano forte, prevendo que cerca de 70.000–80.000 gabinetes poderão ser entregues. - 6669 Wistron: Corretores americanos aumentam o alvo Conforme mencionado, grandes bancos americanos estimam que este ano a Wistron apoiará totalmente o AWS T3, abrangendo UBB, prateleiras de troca, prateleiras de computação e gabinetes completos. Além disso, espera-se que os servidores gerais continuem a ter um bom desempenho este ano, com um crescimento anual de 20%. Os corretores revisaram para cima o EPS de 25-27 para $275.1/$319/$381.7, atribuindo uma avaliação de 15.4xPE para o período de 2H26-1H27, aumentando simultaneamente o alvo. #下次會考

A Intel é a primeira empresa a adotar claramente o design de chiplets desagregados, com a sua GPU Ponte Vecchio (destinada a IA e computação de alto desempenho) integrando 47 chiplets, mantendo até agora o recorde de design multi-chip com o maior número de tiles. No entanto, a Intel Foundry está a conceber uma solução ainda mais extrema: um pacote multi-chip que pode integrar pelo menos 16 componentes de computação, distribuídos em 8 dies base, e equipado com 24 pilhas de memória HBM5, totalizando uma área 12 vezes maior do que o maior chip de IA atual (calculado com base no tamanho da máscara, superando a escala de 9,5 vezes planejada pela TSMC). Esses componentes de computação são colocados sobre 8 dies base (presumivelmente em nível de tamanho de máscara), que utilizam o processo de 18A-PT (nível de 1,8nm, versão melhorada de desempenho, com TSV de furo de silício e tecnologia de alimentação pela parte traseira), e esses dies base podem executar trabalho computacional adicional e também podem suportar uma grande quantidade de cache SRAM para apoiar os principais dies de computação acima, como demonstrado pela Intel. A conexão entre os dies base e os tiles de computação superiores utiliza a tecnologia Foveros Direct 3D, aproveitando a ligação híbrida de cobre para cobre de ultra-alta densidade (menos de 10µm), proporcionando a máxima largura de banda e transferência de potência. O Foveros Direct 3D é atualmente a obra-prima da tecnologia de embalagem da Intel Foundry, exibindo um design extremamente preciso. As interconexões laterais (2.5D) entre os dies base utilizam uma versão aprimorada do EMIB-T (Embedded Multi-Die Interconnect Bridge with TSVs), e na parte superior, é montada uma interface UCIe-A para conectar entre si, os dies de I/O (utilizando o processo de 18A-P, versão melhorada de desempenho de 1,8nm) e os dies base personalizados, suportando até 24 pilhas de memória HBM5. Vale a pena notar que a Intel propôs usar o EMIB-T em conjunto com o UCIe-A para conectar módulos HBM5 personalizados, em vez de usar pilhas HBM5 padrão da JEDEC e interfaces padrão da indústria, o que pode resultar em maior desempenho e capacidade. Claro, como se trata de uma demonstração conceitual, o uso de HBM5 personalizados não é um requisito de design rígido, mas serve para mostrar que a Intel também pode integrar esses tipos de componentes. Todo o pacote também pode incluir PCIe 7.0, motores ópticos, estruturas não coerentes (noncoherent fabrics), 224G SerDes, aceleradores exclusivos (como funções relacionadas à segurança), e até mesmo adicionar memória LPDDR5X para aumentar a capacidade de DRAM. Um vídeo publicado pela Intel Foundry no X mostrou dois designs conceituais: um design "médio" (4 tiles de computação + 12 HBM), e outro design "extremo" (16 tiles + 24 pilhas de HBM5), sendo este último o foco deste artigo. Mesmo o design médio é bastante avançado pelos padrões atuais, e a Intel já pode fabricá-lo. Quanto ao design conceitual extremo, pode levar até o final desta década (final dos anos 2020) para se tornar realidade, quando a Intel precisará aperfeiçoar a tecnologia de embalagem Foveros Direct 3D, bem como os nós de processo de 18A e 14A. Se a Intel conseguir realizar esse tipo de embalagem extrema em alguns anos, poderá competir de igual para igual com a TSMC — que já planejou tecnologia semelhante e espera que alguns clientes adotem sua solução de integração em escala de wafer por volta de 2027-2028. Transformar o design extremo em realidade em um curto espaço de tempo representa um grande desafio para a Intel, pois é necessário garantir que esses componentes não se deformem (warpage) ao serem soldados à placa-mãe, mesmo após longos períodos de alta carga térmica, e a deformação deve ser mantida dentro de uma faixa de tolerância muito pequena. Além disso, a Intel (e toda a indústria) também precisa aprender como fornecer energia e resfriar um processador gigante com uma área de silício de até 10.296 mm² (aproximadamente o tamanho de um smartphone), e o tamanho total do pacote será ainda maior — isso é outra história.