Secondo l'ultima ricerca di TrendForce, a partire dalla seconda metà del 2025, il mercato degli smartphone subirà un aumento dei prezzi finali e una debolezza della domanda a causa della scarsità di forniture di memoria e dell'aumento significativo dei prezzi. Sebbene i vari marchi non abbiano ancora ridotto in modo significativo i piani di produzione per il primo trimestre del 2026, si prevede che a partire dal secondo trimestre le performance produttive diminuiranno notevolmente a causa della pressione sui costi. Nonostante i marchi siano cauti riguardo alle prospettive e alcuni abbiano già ridotto gli obiettivi annuali, nella fornitura di memoria continuano a dare priorità al "blocco delle risorse" per evitare costi più elevati o forniture più limitate in futuro. Alcuni marchi leader, a causa dell'accelerazione delle spedizioni prevista per la fine del 2025, della riduzione dei sussidi in Cina e dell'impatto dei nuovi prezzi dei dispositivi, hanno già visto un aumento graduale delle scorte. Se la liquidazione al dettaglio non procede bene, non si esclude una riduzione anticipata della produzione a partire dalla fine del primo trimestre del 2026. La prima metà del 2026 sarà un periodo di aggiustamento cruciale, in cui i marchi cercheranno di assorbire la pressione dei prezzi attraverso l'ottimizzazione delle specifiche e la revisione dei prezzi. I principali aggiustamenti produttivi si concentreranno tra il secondo e il terzo trimestre. In un contesto economico debole, con consumi cauti e un ulteriore aumento dei prezzi della memoria, TrendForce prevede che la riduzione annuale stimata della produzione totale di smartphone per il 2026 passerà dal 2% inizialmente previsto al 7%. Se ci saranno ulteriori riduzioni, dipenderà dall'andamento dei prezzi della memoria e dall'accettazione del mercato riguardo agli aumenti di prezzo.

Buongiorno! 1/9 Rassegna delle notizie estere - 6515 Yung Wai: obiettivo alzato da parte delle società americane Le società di intermediazione americane osservano che Yung Wai, grazie all'ingresso nel mercato SLT per i clienti esistenti di GPU AI e ASIC AI negli Stati Uniti, ha portato a un notevole ampliamento del TAM (il TAM di SLT è circa 4-5 volte quello di FT). Inoltre, il business delle sonde MEMS sta crescendo fortemente, e anche il contenuto in dollari è aumentato. Le società di intermediazione stimano che i ricavi, già aumentati del 36% lo scorso anno, possano crescere ulteriormente del 66% quest'anno e del 30% l'anno prossimo. Di conseguenza, le società di intermediazione hanno rivisto al rialzo le stime EPS per quest'anno e il prossimo a $91/$131, assegnando una valutazione PE di 34x per il prossimo anno e alzando l'obiettivo. - Prospettive del mercato degli ottici: obiettivo alzato dalle società americane Le società di intermediazione americane ritengono che l'800G sia diventato lo standard principale per i grandi centri dati, prevedendo che il 1.6T inizierà a crescere significativamente quest'anno, mentre il 3.2T sarà introdotto l'anno prossimo. Si osserva che l'espansione dei server ASIC AI aiuta a migliorare sia la quantità che la qualità, poiché i chip ASIC devono fare maggiore affidamento sulla capacità di rete per gestire i carichi di lavoro, compensando le limitazioni della potenza di calcolo di un singolo chip. Pertanto, le società di intermediazione notano che Google e Meta stanno espandendo in modo più aggressivo le connessioni ad alta velocità (800G+), con Google che ha già fatto il passaggio al 1.6T lo scorso anno, mentre Meta prevede che il numero di ottici utilizzati per ogni ASIC sarà superiore a quello dei server GPU. Per quanto riguarda Nvidia GB200, utilizza 400G a livello GPU e 800G a livello leaf, spine e core; GB300 utilizza 800G a livello GPU e 1.6T a livello leaf e spine; ci aspettiamo che Rubin e Rubin Ultra vengano ulteriormente aggiornati a 1.6T e 3.2T. Le società di intermediazione mantengono un outlook positivo per i produttori taiwanesi come Lian Ya e Chuan Hsin. Altri osservati positivamente includono InnoLight, Optolink, Tianfu Communication e Ruijie Network. - Riepilogo NVL72: Le grandi banche americane hanno riassunto le spedizioni di GB200/300 NVL72 delle varie aziende a dicembre dello scorso anno: * Quanta ha spedito 1.600–1.700 armadi a dicembre, con una previsione di circa 6.100 armadi per l'intero anno 2025. * Wistron ha spedito 800–900 armadi a dicembre, con una previsione di circa 5.700 armadi per l'intero anno 2025; se si include Wistron, il gruppo Wistron ha spedito circa 6.300 armadi. * Foxconn ha spedito circa 2.800 armadi GB200 a dicembre, con una previsione di circa 14.700 armadi per l'intero anno 2025. In sintesi, le spedizioni annuali di armadi GB200/300 raggiungono circa 29.000 armadi, superiori alle aspettative, e le società di intermediazione mantengono l'aspettativa che anche il secondo semestre di quest'anno sarà un altro anno forte, ritenendo che circa 70.000–80.000 armadi possano essere consegnati. - 6669 Wistron: obiettivo alzato dalle società americane Come accennato, le grandi banche americane prevedono che quest'anno Wistron supporterà completamente AWS T3, coprendo UBB, pallet di scambio, pallet di calcolo e armadi completi. Inoltre, si prevede che i server generali continueranno a prosperare quest'anno, con una crescita annuale del 20%. Le società di intermediazione hanno rivisto al rialzo le stime EPS per il 2025-2027 a $275.1/$319/$381.7, assegnando una valutazione PE di 15.4x per il secondo semestre del 2026 e il primo semestre del 2027, alzando contemporaneamente l'obiettivo. #下次會考

Intel è la prima azienda a adottare esplicitamente un design a chiplet disaggregati, il suo GPU Ponte Vecchio (utilizzato per AI e calcolo ad alte prestazioni) integra 47 chip, mantenendo fino ad oggi il record di design multi-chip con il maggior numero di tile. Tuttavia, Intel Foundry sta concependo una soluzione ancora più estrema: un pacchetto multi-chip in grado di integrare almeno 16 componenti di calcolo, distribuiti su 8 die di base, e dotato di 24 stack di memoria HBM5, con un'area totale che raggiunge 12 volte quella del più grande chip AI attuale (calcolato in base alle dimensioni del fotomask, superando le 9,5 volte pianificate da TSMC). Questi componenti di calcolo sono posizionati su 8 die di base (presumibilmente a livello di dimensioni del fotomask), che utilizzano un processo a 18A-PT (livello 1.8nm, versione potenziata, dotata di TSV in silicio perforato e tecnologia di alimentazione sul retro), questi die di base possono eseguire ulteriori lavori di calcolo e possono anche ospitare una grande quantità di cache SRAM per supportare i chip di calcolo principali sovrastanti, come dimostrato da Intel. I die di base sono collegati ai tile di calcolo superiori tramite la tecnologia Foveros Direct 3D, utilizzando un legame ibrido rame-rame a densità ultra alta (inferiore a 10µm), fornendo la massima larghezza di banda e trasmissione di potenza. Foveros Direct 3D è attualmente il culmine della tecnologia di imballaggio di Intel Foundry, mostrando un design estremamente preciso. Le interconnessioni orizzontali (2.5D) tra i die di base utilizzano una versione aggiornata dell'EMIB-T (Embedded Multi-Die Interconnect Bridge with TSVs), e sulla parte superiore è presente un'interfaccia UCIe-A, utilizzata per collegare tra loro, i die I/O (utilizzando il processo 18A-P, versione potenziata a 1.8nm) e i die di base personalizzati, supportando fino a 24 stack di memoria HBM5. È interessante notare che Intel propone di utilizzare l'EMIB-T insieme all'UCIe-A per collegare moduli HBM5 personalizzati, piuttosto che utilizzare stack HBM5 standard JEDEC e interfacce standard del settore, il che potrebbe portare a prestazioni e capacità superiori. Naturalmente, poiché si tratta di una dimostrazione concettuale, l'uso di HBM5 personalizzati non è un requisito di design rigoroso, ma serve a dimostrare che Intel può integrare anche questo tipo di componenti. L'intero pacchetto può anche ospitare PCIe 7.0, motori ottici, strutture non coerenti (noncoherent fabrics), 224G SerDes, acceleratori proprietari (come funzionalità legate alla sicurezza), e persino aggiungere memoria LPDDR5X per aumentare la capacità DRAM. Un video pubblicato da Intel Foundry su X mostra due design concettuali: un design "di media grandezza" (4 tile di calcolo + 12 HBM), e un design "estremo" (16 tile + 24 stack di HBM5), questo articolo si concentra sul secondo. Anche il design di media grandezza è piuttosto avanzato secondo gli standard attuali, e Intel è già in grado di produrlo. Per quanto riguarda il design concettuale estremo, potrebbe non realizzarsi prima della fine di questo decennio (fine anni 2020), quando Intel dovrà perfezionare la tecnologia di imballaggio Foveros Direct 3D e i nodi di processo a 18A e 14A. Se Intel riuscisse a realizzare questo tipo di imballaggio estremo nei prossimi anni, potrebbe competere alla pari con TSMC—che ha pianificato tecnologie simili e prevede che alcuni clienti adotteranno le sue soluzioni di integrazione a livello di wafer intorno al 2027-2028. Rendere il design estremo una realtà in un breve periodo di tempo rappresenta una grande sfida per Intel, poiché deve garantire che questi componenti non si deformino (warpage) quando vengono saldati sulla scheda madre, anche dopo un lungo periodo di carico elevato e calore, la deformazione deve essere mantenuta entro tolleranze molto ridotte. Inoltre, Intel (e l'intero settore) deve anche imparare come alimentare e raffreddare un processore gigante con un'area di silicio di 10.296 mm² (circa le dimensioni di un telefono cellulare), e le dimensioni complessive del pacchetto saranno ancora più grandi—quella è un'altra storia.