Theo nghiên cứu mới nhất của TrendForce, từ nửa cuối năm 2025, thị trường smartphone sẽ gặp khó khăn do nguồn cung bộ nhớ bị thắt chặt và giá cả tăng mạnh, dẫn đến việc giá bán lẻ tăng và nhu cầu yếu. Mặc dù các thương hiệu vẫn chưa điều chỉnh rõ rệt kế hoạch sản xuất cho quý 1 năm 2026, nhưng dự kiến từ quý 2, hiệu suất sản xuất sẽ suy yếu đáng kể do áp lực chi phí. Mặc dù các thương hiệu có cái nhìn thận trọng về triển vọng, một số đã điều chỉnh mục tiêu cả năm, nhưng trong việc mua sắm bộ nhớ vẫn ưu tiên "khóa tài nguyên", tránh chi phí cao hơn hoặc nguồn cung thắt chặt hơn trong tương lai. Một số thương hiệu dẫn đầu do đẩy mạnh giao hàng vào cuối năm 2025, sự giảm bớt trợ cấp từ Trung Quốc và ảnh hưởng của việc điều chỉnh giá sản phẩm mới, tồn kho đã dần dần tăng cao. Nếu việc tiêu thụ bán lẻ không thuận lợi, không loại trừ khả năng sẽ thu hẹp sản xuất sớm từ cuối quý 1 năm 2026. Nửa đầu năm 2026 sẽ là giai đoạn điều chỉnh quan trọng, các thương hiệu sẽ thông qua việc tối ưu hóa thông số kỹ thuật và điều chỉnh giá bán để tiêu hóa áp lực tăng giá, việc điều chỉnh sản xuất chủ yếu sẽ diễn ra từ quý 2 đến quý 3. Trong bối cảnh kinh tế yếu, tiêu dùng thận trọng và giá bộ nhớ tiếp tục tăng, TrendForce đã điều chỉnh dự báo tổng sản xuất điện thoại di động năm 2026 từ mức giảm 2% ban đầu lên 7%, việc điều chỉnh tiếp theo sẽ phụ thuộc vào xu hướng giá bộ nhớ và mức độ chấp nhận của thị trường đối với việc tăng giá.

Chào buổi sáng! 1/9 Tổng hợp tin tức từ nước ngoài - 6515 Nguyên Vĩ: Công ty Mỹ nâng mục tiêu Các công ty chứng khoán Mỹ quan sát, do Nguyên Vĩ nhắm vào thị trường SLT với khách hàng AI GPU và AI ASIC hiện có tại Mỹ, dẫn đến sự mở rộng lớn của TAM (Tổng thị trường khả thi) (TAM của SLT gấp 4-5 lần của FT). Thêm vào đó, doanh thu từ thẻ dò MEMS cũng tăng mạnh, bên cạnh đó nội dung dollar cũng gia tăng. Các công ty chứng khoán dự đoán doanh thu sẽ tăng 66% so với năm ngoái, sau khi đã tăng 36% năm trước đó, và năm sau sẽ tăng thêm 30%. Dựa trên đó, các công ty chứng khoán đã điều chỉnh EPS cho năm nay và năm sau lên $91/$131, đưa ra định giá PE 34x cho năm sau, đồng thời nâng mục tiêu. - Triển vọng thị trường bộ thu phát quang: Công ty Mỹ nâng dự báo Các công ty chứng khoán Mỹ cho rằng 800G đã trở thành tiêu chuẩn chính cho các trung tâm dữ liệu lớn, dự kiến 1.6T sẽ được phát hành rõ rệt từ năm nay, trong khi 3.2T sẽ được đưa vào sử dụng từ năm sau. Trong đó, sự mở rộng của máy chủ ASIC AI sẽ giúp nâng cao cả về số lượng và chất lượng, vì chip ASIC cần phụ thuộc nhiều hơn vào khả năng mạng để đạt được khối lượng công việc, nhằm bù đắp cho giới hạn về sức mạnh tính toán của một chip đơn. Vì vậy, các công ty chứng khoán thấy Google và Meta đang tích cực mở rộng kết nối tốc độ cao (800G+), Google đã chuyển sang 1.6T từ năm ngoái, trong khi Meta dự kiến số lượng bộ thu phát quang sử dụng cho mỗi ASIC sẽ cao hơn so với máy chủ GPU. Về phần Nvidia GB200 sử dụng 400G ở tầng GPU, và sử dụng 800G ở các tầng leaf, spine, core; GB300 sử dụng 800G ở tầng GPU, và 1.6T ở các tầng leaf, spine; chúng tôi dự đoán Rubin và Rubin Ultra sẽ được nâng cấp lên 1.6T và 3.2T. Các công ty chứng khoán có cái nhìn tích cực về các nhà sản xuất Đài Loan như Liên Á và Toàn Tân. Những công ty khác cũng được quan sát tích cực bao gồm InnoLight, Optolink, Thiên Phú Truyền Thông, và Ruijie Networks. - Tóm tắt NVL72: Các công ty lớn của Mỹ đã tổng hợp số lượng xuất xưởng GB200/300 NVL72 của các nhà sản xuất vào tháng 12 năm ngoái như sau: * Quanta đã xuất xưởng 1,600–1,700 tủ vào tháng 12 năm ngoái, dự kiến khoảng 6,100 tủ cho cả năm 2025. * Wistron đã xuất xưởng 800–900 tủ vào tháng 12 năm ngoái, dự kiến khoảng 5,700 tủ cho cả năm 2025; nếu tính cả Wistron Group, tổng số tủ xuất xưởng khoảng 6,300 tủ. * Foxconn đã xuất xưởng khoảng 2,800 tủ GB200 vào tháng 12 năm ngoái, dự kiến khoảng 14,700 tủ cho cả năm 2025. Tổng kết, số lượng tủ GB200/300 xuất xưởng đạt khoảng 29,000 tủ, cao hơn dự kiến, các công ty chứng khoán duy trì dự đoán rằng nửa cuối năm nay cũng sẽ là một năm mạnh mẽ khác, và cho rằng khoảng 70,000–80,000 tủ có thể được giao. - 6669 Wistron: Công ty Mỹ nâng mục tiêu Tiếp theo, các công ty lớn của Mỹ dự đoán năm nay Wistron sẽ hoàn toàn hỗ trợ AWS T3, bao gồm UBB, khay chuyển đổi, khay tính toán và toàn bộ tủ. Ngoài ra, dự kiến máy chủ thông thường sẽ tiếp tục phát triển mạnh mẽ, dự kiến tăng 20% so với năm trước. Các công ty chứng khoán đã điều chỉnh EPS cho năm 25-27 lên $275.1/$319/$381.7, đưa ra định giá PE 15.4x cho nửa cuối năm 26 đến nửa đầu năm 27, đồng thời nâng mục tiêu. #下次會考

Intel là công ty đầu tiên rõ ràng áp dụng thiết kế chiplet phân tán (disaggregated chiplet), với GPU tính toán Ponte Vecchio (dùng cho AI và tính toán hiệu suất cao) tích hợp 47 chip, cho đến nay vẫn giữ kỷ lục thiết kế đa chip với nhiều tile nhất. Tuy nhiên, Intel Foundry đang tưởng tượng ra một giải pháp cực đoan hơn: một gói đa chip có thể tích hợp ít nhất 16 thành phần tính toán, phân bố trên 8 die cơ bản (base dies), và trang bị 24 stack bộ nhớ HBM5, tổng diện tích đạt 12 lần kích thước chip AI lớn nhất hiện tại (tính theo kích thước mặt nạ, vượt qua quy mô mặt nạ 9.5 lần mà TSMC đã lên kế hoạch). Các thành phần tính toán này được đặt trên 8 die cơ bản (được suy đoán là ở cấp độ kích thước mặt nạ), những die cơ bản này sử dụng quy trình 18A-PT (cấp độ 1.8nm, phiên bản tăng cường hiệu suất, có công nghệ TSV xuyên silicon và cung cấp điện từ mặt sau), những die cơ bản này có thể thực hiện thêm công việc tính toán và cũng có thể trang bị nhiều bộ nhớ SRAM cache để hỗ trợ cho các die tính toán chính ở trên, như Intel đã trình diễn. Die cơ bản và tile tính toán ở trên được kết nối bằng công nghệ Foveros Direct 3D, sử dụng liên kết hỗn hợp đồng (copper-to-copper hybrid bonding) với mật độ cực cao (dưới 10µm), cung cấp băng thông và truyền tải công suất tối đa. Foveros Direct 3D hiện là đỉnh cao của công nghệ đóng gói của Intel Foundry, thể hiện thiết kế cực kỳ tinh vi. Kết nối ngang (2.5D) giữa các die cơ bản sử dụng phiên bản nâng cấp của EMIB-T (Embedded Multi-Die Interconnect Bridge with TSVs), và ở trên cùng trang bị giao diện UCIe-A, dùng để kết nối với nhau, các die I/O (sử dụng quy trình 18A-P, phiên bản tăng cường hiệu suất 1.8nm) và các die cơ bản tùy chỉnh, tối đa có thể hỗ trợ 24 stack bộ nhớ HBM5. Đáng chú ý, Intel đã đề xuất sử dụng EMIB-T kết hợp với UCIe-A để kết nối các mô-đun HBM5 tùy chỉnh, thay vì sử dụng stack HBM5 theo tiêu chuẩn JEDEC và giao diện tiêu chuẩn ngành, điều này có thể đạt được hiệu suất và dung lượng cao hơn. Tất nhiên, vì đây là một buổi trình diễn khái niệm, việc sử dụng HBM5 tùy chỉnh không phải là yêu cầu thiết kế bắt buộc, chỉ là để chứng minh rằng Intel cũng có thể tích hợp các thành phần như vậy. Toàn bộ gói còn có thể trang bị PCIe 7.0, động cơ quang học, cấu trúc không nhất quán (noncoherent fabrics), 224G SerDes, bộ tăng tốc riêng (ví dụ như các chức năng liên quan đến bảo mật), thậm chí thêm bộ nhớ LPDDR5X để tăng dung lượng DRAM. Video được Intel Foundry phát hành trên X đã trình bày hai thiết kế khái niệm: một thiết kế "trung bình" (4 tile tính toán + 12 HBM), và một thiết kế "cực đoan" (16 tile + 24 stack HBM5), bài viết này sẽ tập trung vào cái sau. Ngay cả thiết kế trung bình, theo tiêu chuẩn hiện nay cũng rất tiên tiến, và Intel hiện đã có thể sản xuất. Còn về thiết kế khái niệm cực đoan, có thể phải đến cuối thập kỷ này (cuối những năm 2020) mới có khả năng thực hiện, lúc đó Intel cần hoàn thiện công nghệ đóng gói Foveros Direct 3D, cũng như các nút quy trình 18A và 14A. Nếu Intel có thể thực hiện loại đóng gói cực đoan này trong vài năm tới, họ sẽ có thể cạnh tranh ngang hàng với TSMC - TSMC đã lên kế hoạch cho công nghệ tương tự và dự kiến một số khách hàng sẽ áp dụng giải pháp tích hợp kích thước wafer của họ vào khoảng năm 2027–2028. Để biến thiết kế cực đoan thành hiện thực trong thời gian ngắn là một thách thức lớn đối với Intel, vì họ phải đảm bảo rằng các thành phần này không bị cong vênh (warpage) khi hàn vào bo mạch chủ, ngay cả khi chịu tải cao trong thời gian dài, độ biến dạng cũng phải được kiểm soát trong phạm vi dung sai rất nhỏ. Hơn nữa, Intel (cũng như toàn ngành) còn phải học cách cung cấp điện và làm mát cho loại bộ xử lý khổng lồ có diện tích silicon lên tới 10,296 mm² (khoảng bằng kích thước của một chiếc điện thoại di động), trong khi kích thước tổng thể của gói còn lớn hơn - đó là một câu chuyện khác.