Según la última investigación de TrendForce, a partir de la segunda mitad de 2025, el mercado de smartphones experimentará un fuerte aumento en los precios de los terminales y una demanda débil debido a la escasa oferta de memoria y los aumentos de precios. Aunque las marcas no han reducido significativamente sus planes de producción para el primer trimestre de 2026, se espera que el rendimiento de producción a partir del segundo trimestre se debilite significativamente debido a las presiones de coste. Aunque la marca es conservadora respecto a las perspectivas y ha reducido parcialmente sus objetivos anuales, sigue priorizando el "bloqueo de recursos" en la adquisición de memoria para evitar costes más altos o un suministro más reducido en el futuro. Algunas marcas líderes han ido aumentando gradualmente sus inventarios debido al impacto de los envíos de sprint a finales de 2025, la dilución de las subvenciones chinas y el ajuste de precios de las nuevas máquinas. Si la descentralización minorista no va bien, no se puede descartar que la producción se consolide de antemano a partir del final del primer trimestre de 2026. La primera mitad de 2026 es un periodo clave de ajustes, y la marca asimilará la presión de los aumentos de precios mediante la optimización de especificaciones y el restablecimiento de precios, con los principales ajustes de producción del segundo al tercer trimestre. Bajo la débil economía, el consumo conservador y el continuo aumento de los precios de la memoria, TrendForce ha ampliado el descenso estimado interanual en la producción total de teléfonos móviles en 2026, pasando del 2% original al 7%.

¡Buenos días! 1/9 Compilación exhaustiva de noticias extranjeras - 6515 Yingwei: objetivo de actualización estadounidense Las corretajerías estadounidenses observaron que la expansión TAM de InWinsville se debió a la entrada en el mercado SLT para clientes estadounidenses de GPU AI y ASIC AI (~SLT es 4-5 veces superior al de FT). Sumado al fuerte volumen de negocio de tarjetas de investigación MEMS, el contenido en dólares también ha aumentado. Las corretajerías estiman que los ingresos pueden aumentar un 66% interanual este año y un 30% interanual el año que viene, basándose en un aumento del 36% interanual el año pasado. En consecuencia, la correduría aumentó el BPA para este año y el siguiente a 91 dólares/131 dólares, lo que supone una evaluación de 34 por valor económico para el año siguiente, y al mismo tiempo e, al mismo tiempo, egresó el objetivo. - Perspectiva del mercado de transceptores ópticos: sistema estadounidense revisado al alza Las correduras estadounidenses creen que el 800G se ha convertido en la especificación principal para grandes centros de datos, y se espera que el 1,6T aumente significativamente a partir de este año, mientras que el 3,2T se introduzca el próximo año. Entre ellas, la expansión de los servidores de IA ASIC ayudará a mejorar tanto la cantidad como la calidad, ya que los chips ASIC deben depender más de las capacidades de red para cubrir las cargas de trabajo y compensar las limitaciones de la potencia de cálculo en un solo chip. Por lo tanto, las correduras ven que Google y Meta son más agresivos en la expansión de conexiones de alta velocidad (800G+), Google cambió a 1,6T el año pasado y Meta espera usar más transceptores ópticos por ASIC que servidores GPU. En cuanto a la Nvidia GB200, utiliza 400G en la capa de GPU y 800G en las capas hoja, columna y núcleo; GB300 utiliza 800G en la capa GPU y 1,6T en las capas hoja y columna; Esperamos que Rubin y Rubin Ultra sean aún más actualizados a 1,6T y 3,2T. Las correduras mantienen una perspectiva positiva sobre la fábrica taiwanesa Lianya y Xinxin en la cobertura. Otras observaciones positivas incluyen InnoLight, Optolink, Tianfu Communications y Ruijie Network. - Resumen de NVL72: Los envíos de GB200/300 NVL72 desde varias fábricas en diciembre del año pasado son los siguientes: *Quanta envió entre 1.600 y 1.700 contenedores en diciembre del año pasado y unos 6.100 contenedores en 2025. *Wistron envió entre 800 y 900 contenedores en diciembre del año pasado y unos 5.700 contenedores en 2025; Si se incluye Wiwynn, Wistron Group enviará un total de unos 6.300 contenedores. *Hon Hai envió unos 2.800 GB200 contenedores en diciembre del año pasado y unos 14.700 contenedores en 2025. En resumen, los envíos de gabinetes de GB200/300 durante todo el año alcanzaron unos 2,9 millones de contenedores, más de lo esperado, y las corretajes mantuvieron la expectativa de que la segunda mitad de este año será también un año fuerte, estimando que se esperan la entrega de entre 7 y 8 millones de contenedores. - 6669 Wiwynn: Aumento de objetivos estadounidenses Continuando con lo anterior, los principales bancos estadounidenses estiman que Wiwynn dará soporte total a AWS T3 este año, cubriendo UBB, palets de intercambio, palés de computación y FCL. Además, se espera que los servidores generales sigan siendo prósperos este año, con un aumento interanual del 20%. La correduría elevó el BPA a 25-27 años a $275,1/$319/$381,7, dando una calificación PE de 15,4x de 2H26-1H27, y al mismo tiempo elevó el objetivo. #下次會考

Intel fue la primera empresa en adoptar explícitamente el diseño de chiplets desagregados, y su GPU de cómputo Ponte Vecchio (para IA y computación de alto rendimiento total) integra 47 chips, lo que aún mantiene el récord de más mosaicos de diseño multichip. Sin embargo, Intel Foundry está imaginando una solución más extrema: un paquete multichip capaz de integrar al menos 16 dispositivos informáticos, distribuido en 8 chips base y equipado con 24 pilas de memoria HBM5, con un área total 12 veces mayor que el chip de IA más grande actual (12 veces el tamaño de retícula calculado, superando las 9,5 veces previstas por TSMC). Estos elementos de cálculo se colocan sobre 8 chips base (presumiblemente a nivel de tamaño de máscara) que utilizan el proceso 18A-PT (grado 1,8nm, versión mejorada en rendimiento, con TSV perforado en silicio y tecnología de fuente de alimentación trasera), y estos chips base pueden realizar trabajos adicionales de cálculo por sí solos o transportar una gran cantidad de caché SRAM para soportar la capa superior del chip principal de computación, como demostró Intel. El chip base y la casilla de cómputo superior están conectados usando la tecnología Foveros Direct 3D, que utiliza unión híbrida cobre-cobre de ultra alta densidad (menos de 10μm) para proporcionar el máximo ancho de banda y transmisión de energía. Foveros Direct 3D es actualmente la cima de la tecnología de envasado de Intel Foundry, mostrando diseños extremadamente precisos. La interconexión lateral (2,5D) entre los chips base utiliza una versión mejorada de EMIB-T (Embedded Multi-Die Interconnect Bridge with TSVs), y está equipada con una interfaz UCIe-A en la capa superior para conectarse entre sí, chips de E/S (usando proceso 18A-P, versión para mejorar el rendimiento a nivel 1,8nm) y chips base personalizados, que soportan hasta 24 pilas de memoria HBM5. Cabe destacar que Intel propone usar EMIB-T con UCIe-A para conectar módulos HBM5 personalizados en lugar de usar pilas HBM5 estándar JEDEC e interfaces estándar de la industria, lo que puede lograr un mayor rendimiento y capacidad. Por supuesto, dado que esto es una demostración conceptual, el uso de HBM5 personalizado no es un requisito de diseño rígido, sino simplemente para demostrar que Intel también puede integrar tales componentes. El paquete completo también puede equiparse con PCIe 7.0, motor óptico, tejidos no coherentes, SerDes 224G, aceleradores propietarios (como funciones relacionadas con la seguridad) e incluso memoria LPDDR5X adicional para aumentar la capacidad de DRAM. El vídeo de Intel Foundry sobre X muestra dos diseños conceptuales: uno de diseño "medio" (4 casillas de cómputo + 12 HBMs) y otro de diseño "extremo" (16 mosaicos + 24 pilas de HBM5), este último en el que se centra este artículo. Incluso los diseños de tamaño medio son bastante avanzados para los estándares actuales, y Intel ya puede fabricarlos. En cuanto al diseño conceptual extremo, puede que no sea posible hasta finales de esta década (finales de los años 2020), cuando Intel necesite mejorar la tecnología de empaquetado Foveros Direct 3D, así como los nodos de proceso de 18A y 14A. Si Intel logra este empaquetado extremo en unos pocos años, estará a la altura de TSMC, que ha planeado tecnología similar y espera que algunos clientes adopten su solución de integración a nivel de tamaño de oblea alrededor de 2027-2028. Hacer realidad los diseños extremos en un corto periodo de tiempo es un gran desafío para Intel, ya que es necesario asegurar que estos componentes no se deformen al soldarse a la placa base, y que la cantidad de deformación debe controlarse dentro de tolerancias extremadamente estrictas, incluso tras un calentamiento prolongado de alta carga. Además, Intel (y la industria en general) tendrá que aprender a alimentar y enfriar este enorme procesador con un área de silicio de hasta 10.296 mm² (aproximadamente el tamaño de un teléfono) en un paquete global mayor; esa es otra historia.